完成C+輪融資后，賽美特手握近10億現金。

據悉，賽美特本輪融資資金主要用于產研投入和人才儲備，并加速海外市場拓展，推動國產智能制造軟件解決方案走進更多世界工廠。

賽美特董事長兼CEO李鋼江表示：“未來，我們將繼續聚焦國產智能制造軟件解決方案，堅持核心技術創新，保持產品與客戶需求的深度結合，以行動踐行‘軟件成就智造’的初心，將賽美特打造成平臺化工業軟件企業。”

目前，賽美特已正式啟動上市流程，并完成了上海證監局的上市輔導備案流程。

CIM 掌控半導體制造的生命級系統，覆蓋了產品整個生命周期，被行業稱為制造的大腦。

本輪融資領投方策源資本表示，賽美特是目前國產半導體CIM廠商中技術人員最多、產品線最完善、12吋產線案例最豐富的國產系統軟件提供商，打破了相關技術封鎖，加速了國產替代進程。賽美特自研的CIM解決方案已在多家12吋晶圓廠得到了驗證，協助12吋晶圓廠商解決高工藝、高成本、高良率、高產量等挑戰。

2023年，賽美特整合推出軟件主品牌PlantU系列，產品覆蓋經營管理、生產管理、品質管理、排程規劃、物流自動化、設備自動化、通用工具等，CIM解決方案矩陣實現了進一步的完善與升級。

賽美特在國內市場取得顯著成績，同時在海外市場也實現了跨越式發展，業務覆蓋新加坡、馬來西亞、日本、東南亞等多個國家和地區。雷峰網

這是上海陛通半導體能源科技股份有限公司繼2022年12月C輪融資之后的新一輪融資。

本輪融資獲得君桐資本、金浦創新、上海科創集團、浙江發展資產、賽富管理、三元資本等知名產業及投資機構的大力支持，力合資本、長江國弘等多家老股東追投。

據悉，本輪融資后，陛通半導體將持續加大技術和產品研發投入，積聚更多優秀人才，推出更多國產高端薄膜沉積設備品種，加快產業化布局。

陛通半導體成立于2008年，是一家集研發、生產、銷售和技術支持為一體的高端國產半導體薄膜沉積設備的高技術創新企業。陛通半導體始終強調持續創新的產品研發能力以及與客戶的緊密合作，至今已經擁有73項授權發明專利，共計165項其他原創專利，包括國際專利。

目前陛通半導體自研的12吋PECVD、SACVD、磁控濺射PVD、射頻濺射PVD、反應離子濺射PVD、Thermal ALD產品已經陸續進入國內各種類型、各種規模晶圓廠并成為主力設備。

同時，陛通半導體的6-8吋磁控濺射PVD的高產能厚鋁工藝、背金工藝、熱鋁填孔槽工藝被大量應用于國內化合物半導體SiC、GaN、IGBT、MOSFET等功率芯片制造。

摩爾定律的逐漸失效是因為在現有的芯片制造技術下晶體管都處在一個平面上，其數量不可能無限增長下去。理論上，芯片的極限制程大約為2nm，現在的芯片制造工藝已經在逼近這個極限。雖然IBM等廠商在嘗試3D芯片封裝工藝以延續摩爾定律，但在3D堆疊上仍然還存在一些技術問題。

另一方面，目前我國的芯片制造行業在技術上落后于世界，較世界先進水平仍有距離。特別是先進制程工藝芯片的制造在國內仍屬空白，這使得我國一些高精尖領域對芯片的需求完全依賴進口。根據統計，2020年我國在服務器和計算機中的CPU國產市占率僅為不到0.5%，國產芯片在高性能計算市場中幾乎沒有存在感。

如今，以中芯國際為代表的中國芯片代工廠商雖然正在迎頭趕上，但要跨越發達國家在芯片領域用幾十年時間累積的技術護城河，需要新的機遇。基于納米碳材料晶體管的碳基芯片技術，也許就是未來國產芯片實現趕超的機會。

在芯片行業整體呼喚變革的當下，或許對我國來說這條路上存在新的可能。

替代硅基的次世代技術——碳基芯片

目前，由于硅基芯片的發展已經逼近極限，各大芯片廠商紛紛尋找芯片行業在未來新的發展方向，碳基芯片就是這其中一顆閃亮的新星。

碳基芯片即基于納米碳材料晶體管制造的芯片，碳基芯片已經被國內外眾多學者和知名芯片制造企業認為是最可能代替硅基芯片的次時代技術。

由于石墨烯和納米碳管特殊的幾何結構，電子在這些材料中的傳輸速度大大超出了目前的硅基材料。同時，納米碳結構中沒有金屬中那種可以導致原子運動的低能缺陷或位錯，使得其能夠承受的電流強度遠遠高出目前集成電路中銅互連能承受的電流上限。

這些性質使得納米碳成為了最理想的納米尺度的導電材料。

用納米碳作為材料制造的晶體管，在實驗室環境下，其功耗表現優于硅晶體管5倍；碳基集成電路的功耗綜合表現優于當前技術50倍。

此外，納米碳材料加工溫度低，工作功耗低的特點，使得其易于三維異構集成，能夠克服三維集成電路面臨的技術問題。理論上，采用納米碳材料的三維集成電路與硅基三維集成電路相比功耗具有1000倍的綜合優勢。

對于我國在芯片領域技術落后的現狀，碳基芯片的制造還具有成本低，門檻低的優點。

碳基芯片的材料決定了采用在芯片制造領域中相對簡單的平面器件工藝，就可以實現5nm制程。另外，碳基芯片的制造仍然可以沿用目前的硅基芯片制造設備，且在設備比目前先進制程工藝設備落后三代的情況下，仍然可以使得芯片性能與目前先進硅基芯片相當，這使得我國芯片制造行業在新賽道上突破“卡脖子”成為可能。

要想實現碳基芯片的量產，高質量的碳晶體管制備技術至關重要。根據IBM沃森研究中心對碳納米管集成電路的規劃，理想的碳納米管材料應為定向排列的碳納米管陣列，最佳間距為5-10nm，即碳管排列密度為100~200根/μm。此外，納米碳管半導體純度必須大于99.9999%，該純度也被成為“六個九水平”。

目前，國內外對制備高半導體純度碳納米管已經有了一定的研究。2013年IBM的Cao等人制出了半導體純度達到99%的碳納米管，但該方法制備出的碳納米管密度將會達到500根/μm，碳納米管的純度和密度都不滿足生產所需。

2016年，北京大學的彭練矛研究組發現了一種“蒸發誘導自組裝”的方法可以在微米尺度上排列碳納米管。隨后，該課題組在2020年通過“維度限制自組裝”和“DNA限制自組裝”的方法制備得到了半導體濃度符合“六個九水平”，密度保持在100~200根/μm的碳納米管，這標志著我國碳納米管的制備工藝已經達到了碳基芯片所需的技術奇點。

而對于碳基集成電路的探索，全世界目前都尚處在起步階段。自2013年斯坦福大學開發出首臺完全使用碳納米管打造并能夠成功運行簡單程序的電腦以來，對該領域的探索就從未止步。2020年，我國彭練矛-張志勇團隊最新成果中碳基集成電路速度達到了8.06GHz，處于世界一流水平。

總的來看，硅基芯片的發展總有盡頭，而碳基芯片目前看來最可能是硅基芯片在未來的接棒人。目前，我國在碳基芯片上的理論和實踐積累都處于世界前列，碳基芯片或許將會成為我國芯片行業突破技術護城河，走向世界的關鍵。

打破先進光刻機封鎖，國產“芯”彎道超車的機會

對于這條芯片領域的新賽道，我國各界都相當關注。

從技術角度來講，我國目前在芯片領域最受擎肘的并不是設計環節，而是其制造環節。臺積電和三星擁有著目前最先進的5nm芯片制程工藝，而他們技術的共同點，就是使用了來自荷蘭ASML公司的EUV光刻機。

一般來講，主流光刻機技術分為DUV和EUV技術，前者意為“深紫外線”，而后者則為“極深紫外線”。DUV光刻機可以做到25nm制程，Intel憑借雙工作臺模式使其能夠達到10nm制程工藝。但10nm以下的制程工藝，目前只有EUV光刻機才能做到。由于西方國家封鎖，我國芯片制造企業目前無法購買到EUV光刻機進行先進制程工藝芯片的制備。

但DUV光刻機完全可以滿足制備5nm碳基芯片所需的工藝要求。這預示著未來也許我們可以在不依賴進口光刻機的前提下發展先進制程芯片制造技術。這實際上給予了我國芯片行業彎道超車的機會。

在2021年IMEC（歐洲微電子研究中心）的公開會議上，與會者提出了四種延續摩爾定律、打破2納米硅基芯片物理極限的方法。在這四種方法中，碳基芯片的發展方案得到了專家組的一致認可。專家們一致認為，碳基芯片將是硅基芯片后，新一代主流芯片技術。

我國碳基芯片領軍人物彭練矛院士在接受人民網采訪時也曾表露，他認為碳基芯片是智慧城市運行發展的最佳選擇。彭院士還預言：“十五年之后碳基芯片有望成為芯片行業主流技術。”

目前，碳基芯片還處在實驗室研究的初級階段，量產之路仍然“路漫漫其修遠兮”。根據初步估算，要想真正完成碳基芯片從實驗室到辦公室的飛躍，至少需要確保十年以上的持續資金投入，碳基材料研究投入需要幾十億元。但由于投資回報前景不明朗，市場投資者興趣缺缺。在這種情況下，政府的投入和支持顯得尤為重要。

根據新華網消息，碳基材料將被納入“十四五”原材料工業相關發展規劃中。

另外根據彭博社報道， 2021年我國有一項發展碳基芯片以幫助中國芯片制造商克服美國制裁的計劃。這足見國家政策上對碳基芯片的支持和對其未來的期望。

在可以想見的未來里，或許國產芯片真的能擎起這桿叫做碳基芯片的槳，在新時代里駛向大海彼岸的遠方。雷峰網雷峰網雷峰網

昨日，在“2021全球高科技領袖論壇 - 全球CEO峰會&全球分銷與供應鏈領袖峰會”上，Cadence公司全球副總裁石豐瑜就以上問題做了一些思考和分享。

石豐瑜本次大會談到：“兩百年前的人，跟二十萬年前的人在生活上沒什么變化。但是，當大家把兩百年前的人類跟二十年前的人類相比，就會發現這個差距已經無法想象了。很大一部分原因是摩爾定律加速了人類的發展。

在石豐瑜看來，芯片制造商已經使用了各種手段來跟上摩爾定律的步伐，但還是無法避免摩爾定律的加倍效應已經開始放緩的事實，不斷地縮小芯片的尺寸總會有物理極限。誠然，有一些真真實實的數據，證明摩爾定律發展的腳步越來越艱難。但是，各行各業的專家人士都在努力延續摩爾定律。

最后，石豐瑜表示，“萬物互聯”后所有的東西都需要半導體，人類對美好生活的向往與需求會激發人類努力延續摩爾定律。

以下為石豐瑜演講全文，雷鋒網在不改變愿意的基礎上做出了編輯：

（一）摩爾定律加速了人類發展

今天就是要把我近期思考的一些的內容跟大家做個報告分享，在半導體行業28年，忽然間看清楚了一些事情，也不清楚對還是錯，我借鑒了一些Cadence的材料，跟大家一起來探討一下。

我在想什么？想人生，想人類。

兩百年前的人，跟二十萬年前的人生活上有什么差別？說實話，沒啥差別，可能用的工具種類稍微多了一點。

二十萬年前的人類，跟兩萬年前的人相比，生活上有什么差別？兩萬年前的人開始畫畫了，開始祭祀，追思自己的祖先。兩萬年前的人類跟兩千年前的人類相比呢？兩千年前開始有農業、文字，開始有一些藝術上更精美的創作。兩千年前跟兩百年前的人類相比呢？兩百年前開始有工業革命了。再靠近幾十年，電力也出現了。

可是，當大家把兩百年前的人類跟二十年前的人類相比，就會發現這個差距已經無法想象了。

二十年前，其實還沒有智能手機，連支付寶跟微信支付都用不了的時代。但兩年前呢？大家有沒有覺得，兩百萬年前、二十萬年前、兩百萬年前、二十年前、兩年前，以及未來，這個世界會變化什么樣子？為什么？

我想通了一點，跟這位老先生（Gordon Moore）有關。我讀物理的時候，基本他就是神一樣的存在。1965年時他說到集成電路的發展，當時隔一陣子會講“每兩年”，我折中取了18個月。每18個月到每兩年，在同一片芯片上，基本必須是同一個成本的條件之下，你能塞進去的晶體管應該是兩倍，這就是所謂的“摩爾定律”。

讀工程、學物理的人都知道，必須要有可觀察性，要有算式可算出來。嚴格來講，摩爾定律不是一個定律，是觀察以后的結果。到后來，這個觀察以后的結果變成了預測，預測變成英特爾公司的企業使命。又經過了二三十年，變成了半導體行業的使命，變成了我們每個人的使命，每個人都在談摩爾定律。

用1965年到2016年（剛好是整數）相除，芯片增長了170億倍，這個根本就無法想象，但蘋果公司的M1 CPU塞進去的晶體管數量，大概就是160億根。這個定律到底是18個月翻倍，還是24個月翻倍？這并不重要，重要的是它的量級反映在我們現在每天用的產品上。

所以過去這么多年，會有二十年、兩年前這么快的發展，很大一部分都是因為摩爾定律。

（二）摩爾定律遇到了什么問題？

摩爾定律看起來很線性，其實根本不線性，它其實是指數曲線，它現在正在提速，往垂直的方向走。最近有很多人開玩笑，走上去的G點在哪？很多人說，或許會出現在2045年，我們可以期待看看摩爾定律發展下去，到2045年的時候全世界的生活會變成什么樣。

幾年前開始，大家看報紙和雜志都會看到，很多人都在提，摩爾定律是不是走不下去了？是不是要撞到墻了？是不是大家開始沒辦法跟上它的腳步了？

誠然，有一些真真實實的數據，證明這個腳步越來越艱難。

每一個節點依次上量的時間點，原來每兩年有一個節點，到14nm開始已經拖慢了，10nm、7nm拖得更慢了。一個芯片的大小，做一個芯片到底能做多大？其實是用光照決定的，目前大概就是3.3公分×3.3公分的芯片。圖上的紅點，是server級的芯片大小，那個年代做出領先市場的CPU或GPU，大小都離光照機器人很遠。但是2016年開始到2017年、2018年，慢慢開始突破光照極限了，這是從另外一個角度來看摩爾定律是不是產生了問題，對我們的生活是不是帶來了影響，這是否表示，我們無法作出效能更高、算力更強的芯片？這會減緩我們整個科技進步的腳步，所以大家才會擔心。

為什么會越走越慢？我們也可以看看到底這幾年來遇到了什么問題。

從1965年到 0.35um、0.25um、0.18um，沒有什么問題，絕大多數是工程上的問題，工程上的問題努努力就能解決。

接下來，會遇到物理上的問題。

首先，通互聯。芯片越做越小，塞的晶體管越來越多，用鋁布線，很快就會產生電子遷移的問題，動力變短，芯片用不了幾年會壞掉，也會遇到光刻機的問題，原來用的光刻機光源不夠細，要改成193的，必須從半導體制程工藝里從鋁改成銅，這對制造工藝來講是非常大的挑戰。

大家看整個構造，因為有一些透鏡和光學系統，要細一點，193nm的光源，極限大概是45nm，就沒辦法再微縮下去了。這時候就有更聰明的人在想，透鏡沒辦法解決，能不能在透鏡和微片之間加一滴水，水能夠折射，把它從45nm往下微縮一些，所以最后有一個浸沒式的光刻出來。

做到了28nm，然后又遇到了問題，開始漏電，所以只能換材料。原來用的是偏氧化硅的東西，中間的絕緣層要全部換掉，這種更換，代表了物理、制程上的挑戰，有各式各樣的實驗。

再往下走大家就知道了，2D解決不了漏電、質量的問題，但是有FinFET出來，本身晶體管的構架變成了3D，就像長了一個翅膀一樣。因為光源沒有解決，所以從10nm、7nm開始，要用多層光照畫線，原來畫一條線就可以解決，現在光本身就比線要粗，怎么辦？左邊曝一次光，右邊曝一次光，中間留下的細縫，剛好就是6nm，但制程成本會非常高。

種種的物理問題，層出不窮地出現，我們接下來還可以看到，有更多的問題要解決。不過重點是，這些問題也算解決了。

中軸，是Cadence公司為了解決這個問題寫的行數，從“0.35um”一直到今天做到10nm、7nm的時候，原來幾十萬行、幾百萬行的程序，大概已經到了幾千萬行，完全不輸一臺自駕車，很難超過一臺自駕車。

同樣帶來的問題，無論從制程上來看，還是從EDA編程角度來看，每一個晶體管的成本開始往上跳，成本觸底。

1965年到觸底為止，每一根晶體管的價格在每一個時代都是往下掉的，所以說不需要花腦筋，就可以往下一個制程工藝走，除非你用不了這個工藝，只要你的量不會差太多，就可以省錢，這是半導體過去幾十年來發展的真正定律。

可是到了20nm、16nm后，成本開始增加了，大部分做生意的人開始問自己，到底要不要用下一代制程，用了有什么好處，省的是什么成本，如果把成本所有東西包進去，你的成本越來越高，到底能不能做？

就在20nm的時候，我也參加過行業很多討論，大家覺得半導體幾乎快走到終點了，尤其是硅，成本增加后，還有幾家公司會用這個制程工藝？

16nm的時候，幾家做手機的基本不做了，但是10nm的時候，還有人走下去。所以有人開始想5nm、3nm這些瘋狂的技術，你要想辦法繼續曝光，想辦法用更多新的構造，怎么可能會有人用？告訴大家，今天在中國，設計16nmFinFET以上的企業接近五十家，這僅僅是中國的數據而已。

可能很多人覺得，好日子是不是要結束了？沒有不散的宴席。

1990年我在美國讀書，教授是一個牛人，有一次他上課的時候跟我們講：“孩子們，硅看起來沒戲了，你們趕快另外找出路吧”。我還好沒聽他的話，如果聽了他的話，估計現在悔得腸子得青了。

為什么他會這么說？就是因為剛才看到的這些物理的挑戰。從做科研的角度來看，這些東西或許不可解決，或許解決后沒有經濟效益，所以趕快看看別的材料，找軟件。三十年前，我還只是一個小伙子，現在變成了中年人了，摩爾定律依然還健在。

這是1955年開始半導體全世界的產值；到1980年代，半導體是為了服務To B市場，大型機、通信、交換機；90年代開始，To C出現了，PC機出現了，逐漸有一些量級出現了，跟過去的大型機的量級不一樣，一旦有了數量，你就有辦法攤提掉非常高的研發成本。

2016年后，To B跟To C同時間都出來了，這時候有了云，大家想想數據中心需要多少半導體？一個4G/5G的基站，需要多少的半導體，這是過去大家無法想象的。

手機和終端帶來了另外一波的增長，我們現在正在享受這一波的增長。這些增長跟我剛剛講的經濟效益有什么差別？它代表的不是只有一個量級。今天如果你買一臺DVD機，下一代你要買的時候，還是一臺DVD機，基本你就是看電視、看片子，它變貴了，你肯定不買。你要多付錢的時候，就必須通過摩爾定律往前推進，成本要下降。

現在最大的不同在哪？手機并不只是一個娛樂的終端，云也好，5G也好，帶來的附加價值，對整個經濟和你個人的生產力來說，它變成了生財工具，所以價值從頭到尾不應該成為問題，這就是半導體現在欣欣向榮，大家一片看好的原因。

所有的預測現在來看，2020年到2030年，半導體的產值很可能會從5000億美金變成1億美金，翻一番，變成一個非常巨大的行業。以我個人的行業來講，不要跟1億美金的行業對賭，也不要跟全世界最聰明的人對賭。現在最聰明的人想跳進去，延續摩爾定律的生命。再往后，2030年后或許不是To B或To C了，“萬物互聯”，所有的東西都需要半導體，所以“人類對美好生活的向往與需求會延續著摩爾定律”。

（三）如何延續摩爾定律

到目前為止我們要延續摩爾定律，主要靠光刻、新材料，或者是大家覺得比較夢幻的構架。一個晶圓廠設計出一套工藝，這些制程工藝用軟件描述出來，這是不完全連續，也算連續的過程。最大的問題是，每一個人都留了一些冗余，這些冗余在摩爾定律這么艱難的狀況下，基本是不應該存在的。所以芯片設計廠商、EDA公司、晶圓廠必須緊密合作，想辦法從合作的環節里萃取/榨取一些價值出來，想辦法把摩爾定律再往前推進一、兩代。大家不要小看這些冗余和效率，跟一家公司合作，有可能會多延續半代或一代以上。

再下一步，就走到了系統。半導體也好，芯片也好，最終要服務于系統，我們有沒有可能把它從系統拉進來，大家抱團做成one team，把誤會全部消除，做成system-technology CO-OPTIMIZATION。

摩爾定律就說到這里，接下來我想說摩爾定律還會遇到各式各樣的問題，這些問題都需要全世界最聰明的人解決，也要投入大量的金錢。不過從現在來看，未來五年、十年我們看到了一些亮光，如果大家的年紀跟我一樣，我們大概可以干到退休。就算摩爾定律走不下去，還有一二十年的生命可以繼續往前延續。

接下來講講我們會遇到什么問題。這不是摩爾定律本身帶來的問題，而是摩爾定律帶來的復雜度、成本定律帶來的問題。包括：制造周期越來越高，設計效率越來越長，犯一個錯誤代價非常高昂的。

比如，送到晶圓廠生產就需要四五個月，回來發現有bug，修一修再送過去，又需要四五個月，一年時間就過去了。哪一個市場會等你一年？沒有人會等你，因為成本太高了。還有找不到人的問題，培養一代半導體的專家和優秀工程師需要很長的時間，這個時間也耗不起。這些問題大家都很頭疼，大家可以跟Cadence合作。

90年代我讀書的時候，power講的就是晶體管本身的power，其他的power都不是問題。現在的問題開始多了，internal的power占49%。switching（拉線）的power，你越做越細，越拉越長，阻抗越來越高，現在也占到49%，拉線拉得好不好，決定一顆芯片的功耗，也就是熱的表現。

GPU里還有一個更懸乎的東西，就是有一個新的power出現，叫Glitch power，7nm占20%，5nm占30%，這個不能不管，假設有6根信號送到一個組合邏輯里，如果到的預期跟你想的不一樣，先到的會跳動，所以會耗電，這個耗電能達到20%-30%，無法想象，這個不要自己解決，要讓工具解決，別相信你公司老師傅的話，他解決不了的。

這個解決方式，并不是說最后芯片設計完之后才知道有這么多問題，寫RTU的時候就要知道有這么多的問題出現，要馬上修正。RTU怎么可能馬上看到power？我們正在做這個努力，這不是一個工具的問題，是一串工具作出的解決方案，讓客戶現在能夠算power，從RTU階段算到最后。算一秒沒什么了不起，可是今天算一秒鐘，可能就需要三天或一個禮拜，那這就不是解決方案。

我們希望有一天，在很靠近的未來，就在這幾個月內，我們就有一個解決方案，讓你一秒鐘可以在一個小時內跑完，這樣你可以跑六十秒，可以看到整個power，盡早把你的構架進行修改。

包括人找不到的問題，那就多買點工具。一個人原來只用一套工具，你讓一個人用三套工具怎么樣？絕對用得過來，就看你的方法學、流程怎么定，看你怎么跟Cadence談。

人工智能有很多種的方法，整個流程從構架開始，到最后步驟，切成二三十段，每一段都可以有兩個選擇（是非題），大家算算一共有多少。

以整套流程來算，客戶會有8000多萬的選擇，用哪位工程師做最好的選擇，設計出最小的芯片，功耗又最低？其實，未來是屬于人工智能，你必須要用有智慧的人，讓它用更短的時間做出來。

我常常問客戶，用人工智能做什么？大部分的客戶回答是“做得更小，做得更快”，我的答案還有一個，“想辦法增加你的設計效率”。單個人花三個月才能設計出來的東西，如果一個人花三個禮拜就能設計好，最后的結果是一樣的，芯片沒有特別好，但你只要花九分之一的人力就能做好的話，你用不用？這是現在設計行業必須面臨的挑戰和機遇。

最后一個例子，做regression。大家做仿真的時候，最后一秒鐘你的工程師跟你講有小問題，要改一下，絕大部分跑的都是無聊、沒用的工夫，都可以省略掉，但省略到哪里？你看不到。這時候如果有人工智能幫你分析，從你過去仿真的結果來看，跟你的改動無關，你可以跳過、省略，最后還可以做到一樣的覆蓋率，你為什么不敢試？歡迎大家跟Cadence試試看，你可以省掉一半以上的時間。

3D-IC，大家應該知道，我這里就不贅述了，我主要再講一下它的神奇之處。

3D-IC就是把原來巨大范圍的芯片切兩塊，比如模擬留著，數據切下來，用14nm去做模擬，最重要的數字用7nm，這是一般的做法，分成兩塊。

最近因為客戶的需求，我們有了工具上的進步，可以做更好玩的東西。假設你現在做GPU，5nm就縮不下去了，模擬多撐了幾個時代，用3nm去做，就是在浪費自己的錢。

有沒有辦法把一顆芯片里的抽出來，放到另一個芯片上？兩個都變成了一半的大小，功耗可以變低，良品率變高，更重要的是它的性能可以更好。它跟計算單元剛好疊在一起，距離比原來更短，達到的效能完全不一樣，這才是未來3D-IC真正想走的方向。

我們有一個新產品，Integrity，可以幫你全部整合在一塊。

Cadence是現在全世界唯一一家有數據工具、模擬工具、PCB工具的EDA公司，兩年前開始我們正式推出系統工具，你要算熱、電池波都可以，目前在Cadence內部并沒有整合完畢，可是我們搭了一個平臺，讓這些所有不同的工具，希望未來有同一個數據庫/界面，你可以在同一個界面里互相調工具，希望你在還不需要流片之前就能找到問題，把芯片設計出來。

我現在充滿了熱血，跟大家分享未來半導體的發展有多光明、多有前途。今天時間有限，希望大家跟我們保持聯絡。

凌波微步成立于 2020 年，是一家專注自主研發、生產和銷售半導體封裝設備及提供解決方案的半導體封裝設備制造商，主要生產傳統封裝引線鍵合過程中所使用到的 IC 球焊設備，對標國際廠商美國 K&S、荷蘭 ASM 和日本 KAJIO 等。

據悉，本輪融資將助力凌波微步快速擴充產能，加快其在封裝領域其他核心設備的研發和市場推廣。

核心團隊經驗豐富，創始人曾創辦多家半導體公司

凌波微步成立于 2020 年 12 月，核心成員來自 K&S、AMS 等國際一流的半導體設備企業，大多數成員都擁有 20 年以上的半導體設備從業經驗，公司現有員工 70 人，研發人員 20 人，在常熟擁有近萬平米的生產基地，深圳和新加坡均設有研發中心，總部即將坐落廣州。

凌波微步創始人兼 CEO 李煥然

凌波微步創始人兼 CEO 李煥然擁有香港理工大學工業自動化碩士學位，從事半導體設備行業 30 余年，曾將在 ASM、太古科技、香港新科等多家國際知名公司任職研發和管理工作，持有多項專利，專注精密自動化設備和半導體設備的研發和生產。

李煥然本人創業經歷豐富，在創辦凌波微步之前曾創立過多家半導體設備相關公司。

“我喜歡挑戰，特別是技術上的挑戰，不太滿足于平淡的工作，所以 2005 年開始，我就從一個幾萬人的大公司辭職創業。”談及創業的經歷，李煥然如此說道。

2002 年，香港 K&S 總部撤除后，李煥然同其在香港 K&S 的朋友共同成立一家專注 K&S 二手球焊機銷售和服務的公司。

2005 年，李煥然又同朋友合作在深圳成立一家公司，提供半導體及微電子行業自動化解決方案，其中為德國 Hesse 公司設計生產的自動送料系統獲得發明專利，該系統后續成為世界上銷量最大的高端半導體楔焊系統。

2010 年，李煥然與其合作伙伴投入應用于直插式 LED 球焊機的研發，在市場需求下，于 2019 年重新組建團隊，研發 IC 球焊機，直到 2020 年 12 月創立凌波微步。

創新工場投資董事兼半導體總經理王震翔表示，創新工場在研究半導體設備賽道時發現，半導體設備涉及到多學科、跨學科的研究，開發周期長，成本高，人才需求大且十分難尋。

但王震翔看好凌波微步，“凌波微步的團隊，創始人李煥然擁有 30 多年的行業積累，核心團隊來自 K&S、ASM，具備跨領域和多重 know-how 的積累，我們非常驚喜。”

掌握三大核心技術，預計年產量可達 2000 臺

如果將半導體設備進一步細分，可以分為晶圓制造設備、封裝設備、測試設備和其他設備。

IC 球焊機是封裝設備市場難度最高的核心設備，市場占比 30%。半導體封裝工藝可以分為傳統封裝和先進封裝，當下的集成電路封裝絕大多數依然采用傳統封裝，引線鍵合作為傳統封裝中的關鍵工序，IC 球焊機不可或缺。在引線鍵合設備市場中，90% 以上的鍵合設備都是 IC 球焊機。

球焊機的生產流程包括零部件設計、加工、組裝和整機、程序的設計組裝等。凌波微步產品的零部件組裝由供應商進行，其余設計、組裝、調試和質量控制等流程由凌波微步自行完成。

盡管 IC 焊球機的知名度不如光刻機，但也需要用到超聲波焊接技術、運動控制技術、精密機械技術等逼近物理極限的高門檻技術，同大多數半導體設備一樣被少數國際巨頭所壟斷。在凌波微步之前，尚未有國產廠商在這一市場實現量產。

李煥然介紹到，凌波微步 IC 球焊機具備“快、準、穩、慧”四大特點。

具體而言，球焊機的 XY 平臺加速至 100 公里/小時僅需 0.2 秒，Z 軸焊頭加速至這一速度僅需 0.02 秒；而在高速運動后，XY 平臺可以精確停在所需位置，精度在 ±2 微米內；同時，焊接力可控制在 ±1g，相當于 200 倍法拉利速度輕觸嬰兒皮膚；該設備在使用過程中高度智能化和自動化，極少有人工介入。

凌波微步也擁有 VR 線弧、全閉環力控和 20K 采樣頻率運動控制等 3 項核心技術。可視化 VR 線弧技術讓連接芯片焊盤和引腳的引線編輯容易更改；全閉環力控能夠精準控制焊接力，保證焊接質量；運動控制的采樣頻率確保高精度和高速度。

同國外廠商相比，凌波微波在價格和服務方面占據一定優勢。

此前，一家電源管理 IC 客戶的芯片需要封裝 7 顆 3 種不同類型的 Die （裸片，指從晶圓上切割出來的一塊具有完整功能的芯片），鍵合線達 20 條，該電源管理 IC 和傳統的 1-1.5 mil 球焊不同，采用了 2.5 mil 的銅線。凌波微步同客戶共同研發測試，改進設備，最終完成客戶需求。

“目前我們的設備在這一客戶處表現出來的穩定性和產能都勝出了國際知名品牌，這一客戶的產品保有量超過 150 臺，與國際品牌相比，客戶節省資本超一千萬人民幣。”李煥然表示。

憑借技術和服務優勢，同時在行業產能和設備不足的情況下，國內封裝廠對國產求焊機的態度更加積極開放，凌波微步擁有更多進入市場的機會。

李煥然稱，目前公司已經在同國內排名前三封測公司中的兩家公司接觸，目前公司產能壓力很大，正在逐步擴大產能，預計明年產能能夠達到 1500 臺至 2000 臺。

“市場對于凌波微步的設備需求量很大，訂單一再激增。截止目前，凌波微步的訂單額已經超過一個億，我幾乎沒有看到任何一個設備領域的公司能夠發展如此之快。”王震翔感慨道。

文中圖片源自凌波微步官方  雷鋒網雷鋒網雷鋒網

彌費科技表示，本輪融資資金將用于擴大公司運營規模、加大研發投資和拓展海外市場。

公開資料顯示，彌費科技成立于 2014 年 11 月，是中國上海的一家科技驅動型公司，專注于生產、研發、銷售適用于半導體廠的自動物料搬運系統（AMHS, Automated Material Handling System）。

作為中國首家提供半導體產業的自動化傳送系統供應商，彌費科技自 2016 年起陸續為國內外多個 8 英寸和 12 英寸晶圓廠提供 AMHS 產品，包括調度軟件、傳送及存儲設備，并為 40/28 納米及以下先進工藝節點提供凈化設備，主要客戶覆蓋國內外知名晶圓代工廠。

在晶圓廠中，AMHS 是工廠稼動率及品質一致性的重要保證之一。以目前中國大陸量產的 28nm 工藝節點為例，一個 4 萬片月產能 28 nm工藝節點的全自動晶圓廠每天的晶圓盒傳送量超 10 萬次，此時 AMHS 系統就會發揮作用，其高效率、高可靠和低塵、低振動的特點，能夠提高效率和晶圓生產品質，因此成為先進工藝晶圓廠大規模量產的必備系統。

彌費科技創始人兼 CEO 繆峰告訴雷鋒網，過去很長一段時間，用于半導體晶圓廠的 AMHS 系統幾乎被國外的半導體設備公司壟斷，彌費科技的出現正在打破這一局面。

不過，繆峰同時表示：“我們只是短期內聚焦在半導體晶圓廠這一重要的細分賽道，未來將依托于在這一賽道積累的核心競爭力，向其他智能制造領域拓展。”

彌費科技團隊核心成員均來自國內外一線集成電路晶圓廠和半導體設備公司，創始人兼 CEO 繆峰在集成電路及微電子行業已積累 15 年經驗，曾在數家半導體晶圓廠和半導體設備廠商擔任一線技術崗位，是晶圓廠自動化生產方面的專家。

對于此次融資，繆峰表示：“伴隨過去幾年的探索，公司從 AMHS 外圍產品開始，現已步入了核心產品研發階段，需要更多人才助力加速核心技術突破。A 輪融資是彌費科技踏入資本市場的第一步，也是加速公司為晶圓廠客戶提供整套 AMHS 的重要一步，我們希望通過人才、資本與產業資源的匯聚，成為真正具備國際競爭力的半導體設備企業。”

雷鋒網雷鋒網

每種缺陷檢測技術都涉及到各種權衡，但由于EUV引起的隨機缺陷最終會影響芯片的性能，在晶圓廠里使用一項或多項檢測技術是非常必要的。

EUV光刻用于晶圓廠的芯片生產，它使用一個巨大的掃描儀在高級節點上對芯片的微小特征進行圖案化，在操作中，EUV的掃描儀產生光子，最終與晶圓上的光敏材料光刻膠相互作用，以形成精確的特征化圖案。

不過，并不是每次都可以實現精確圖案化，在EUV中，光子撞擊光刻膠發生反應且這一動作重復多次，這些過程充滿不可預測性和隨機性，可能會產生新的反應，也就是說EUV光刻工藝容易出現所謂的隨機性，是具有隨機變量的事件，這些變化被統稱為隨機效應。隨機效應有時會導致芯片中出現不必要的接觸缺陷或有粗糙度的圖案，兩者都會影響芯片的性能，甚至導致設備出現故障。

EUV光刻機，圖片源自ASML

在過去的幾年中，這些問題在傳統的光刻技術中基本被忽略了。但對于EUV而言，隨機效應成為主要問題之一，越高級的節點，隨機效應越嚴重。盡管該行業已經找到了通過改進光刻膠和工藝來緩解問題的方法，但隨機效應引發的缺陷依然會突然出現，給代工供應商及客戶帶來麻煩。

“這意味著隨機性作為一個重要問題永遠不會消失，”Fractilia 的 CTO Chris Mack 說。“有時在10納米或7納米節點附近，隨機效應成為圖案變化的主要來源。這主要是因為所有其他變化來源都在變小。隨機效應卻沒有——或者至少它沒改進得那么多或那么快。在總變化中，隨機效應變化所占比例越來越大。”

因此，了解這些影響勢在必行，并且在晶圓廠中定位芯片中隨機效應引起的缺陷也同樣重要。幸運的是，最近有幾家公司開發了各種工具，可以在當今EUV工藝中定位甚至預測芯片中的這些缺陷。展望未來，面對5nm以及更先進的節點，一些廠商正在推出新方法或改進方法查找或預測這些缺陷，包括：

• 設備供應商正在突破光學檢測的極限，以檢測隨機效應引起的缺陷；

• 一類新的電子束檢測工具正在為此應用發展；

• 新的軟件工具正在開發中，使用戶能夠對缺陷進行分類、建模和預測；

• 電氣測試也在進行中。

令人困擾的隨機效應

一顆芯片的誕生需要經過多重工藝步驟，光刻一直是最為復雜的工藝之一。多年來，芯片制造商使用基于193nm波長光刻系統在芯片上進行特征圖案化，但當工藝節點達到5nm時，使用多重圖案化變得十分困難。

EUV簡化了傳統光刻流程，使芯片制造商能夠掃描7nm及以下的特征圖形。“當您使用EUV時，光罩的次數就會減少，這是因為EUV將行業帶回了單一模式，193nm的圖案浸沒需要更多的高級節點掩膜。” D2S的首席執行官藤村明（Aki Fujimura）說：“有了EUV，掩膜次數減少了，但每層EUV光罩成本更貴。”

圖一：典型的光刻處理步驟順序。來源：Fractilia

2018年，三星和臺積電就在7nm節點使用了EUV光刻，現在這兩家公司都在5nm處使用EUV光刻，其他公司也正在開發用于芯片生產的EUV光刻機。

芯片制造商正在使用ASML的EUV光刻機進行芯片生產，該系統采用13.5nm波長0.33數值孔徑透鏡，分辨率為13nm，每小時可處理135至145個晶圓，ASML計劃在2021年出貨40套EUV系統，并在2022年再出貨55套。

與此同時，在先進節點上，芯片制造商面臨一些挑戰。先進邏輯工藝在晶圓廠中可能有600到1000道甚至更多步驟，每一步都可能出現問題，導致芯片出現缺陷，因此，芯片制造商在晶圓廠中需要檢測和計量設備，檢測系統發現晶圓上的缺陷，計量工具測量結構。

這是一個復雜的過程。例如，原子力顯微鏡（AFM）是晶圓廠中使用的一種計量工具類型。“使用AFM，我們可以在整個晶圓的不同芯片和裸片上檢測大約50微米的區域，關鍵應用之一是查看頂線粗糙度——能夠將這些印制圖案中的斷線和缺陷與之后的缺陷相關聯，”Bruker高級應用工程師Sean Hand說道。

缺陷可能會出現在其他地方，在操作中，EUV掃描儀應該在芯片中創建各種圖案，例如微小的接觸孔、線條和通孔，并且具有良好的均勻性。但有時，掃描儀可能無法圖案化所需線條，出現換行符，無法打印每一個接觸孔，出現缺失接觸，其他情況下，該過程還會導致一個或多個孔合并，出現“接吻接觸”（kissing contacts）。

換行符、缺失接觸和接吻接觸都被認為是隨機效應引起的缺陷，另一個隨機效應是線邊緣粗糙度（LER）。LER被定義為特征邊緣與理想形狀的偏差，不隨特征大小而縮放，因此是有問題的。

TEL的關鍵工藝工程師 Charlotte Cutler在一篇論文中說：“隨著 ArFi 和極紫外光刻中線條關鍵尺寸減小，從這些線條測量的粗糙度的大小可能是圖案線寬的很大一部分。” DuPont 和 Fractilia 也為這項工作做出了貢獻。

許多人將隨機缺陷歸咎于光刻膠，但光刻膠并不是唯一的問題，另外，所有隨機缺陷都是有問題的。“例如，如果我們不能使我們的特性足夠平滑，那么我們的晶體管就會有太多的漏電流，其性能就會很差，” Fractilia的Mack說。

圖2：Fractilia:技術檢測芯片中出現的缺陷。來源：Fractilia

相比193nm光刻機，EUV光刻機隨機缺陷更嚴重

隨機性引起缺陷的根本原因可以追溯到EUV過程本身，該過程從晶圓廠下方的激光單元開始。首先，激光脈沖被發射，然后進入晶圓廠EUV掃描儀。

與此同時，掃描儀中，一個小裝置高速滴落微小的錫滴，激光脈沖中微小的錫滴產生光子，光子在掃描儀內的幾個鏡子上反射，撞擊晶圓上的抗蝕劑，化學放大抗蝕劑（CAR）和金屬氧化物抗蝕劑是兩種常見的EUV抗蝕劑類型。

抗蝕劑有助于在芯片上形成所需的圖案，盡管這是一個復雜的過程。“在光刻中，晶圓片上涂有一種稱為光刻膠的光敏材料，一些地方暴露光刻膠，一些地方不暴露，光透過掩模板，蝕刻掉暴露的區域，而覆蓋的區域仍然受到保護（在正性光刻膠的情況下），最終得到特征圖案，其尺寸和密度由原始光刻膠圖案決定，將器件設計復制到晶圓上的薄膜上，” Lam Research副總裁 Richard Wise在博客中解釋道。

“當光子擊中抗蝕劑時，會引發連鎖反應，改變材料結構，使其更易溶解，以便在隨后的顯影步驟中被沖走。光子被光刻膠吸收后產生電子，電子產生次級電子，次級電子集中光酸產生劑，產生光酸，但光刻膠經過烘烤后，光酸將通過材料進行擴散。”

更復雜的是，基于能量與波長的基本關系：波長越小，光子能量越大，EUV單光子的能量是193nm波長單光子能量的14倍，因此光源總功率一定下，從光源發射出的光子數量則會減少，完成一次曝光所消耗的光子數目隨之減少，在相同的曝光下，EUV的光子數量要少14倍。

這相當于，假設您有20美元，可以是2000個便士幣，同時也是80個面值為25美分的硬幣，那么一個面值為25美分的硬幣相當于一個便士幣的25倍。

光子也是如此，假設在一個插圖中，便士幣代表193nm的光子，而25美分的硬幣代表EUV光子，便士幣的光子數量更多。

在光刻工藝中，其想法是產生盡可能多的光子。理論上，這可以確保您以較少的變化在芯片上圖案化所需特征。“因此，光子數量越大，作為平均值的一部分變化就越小，”Fractilia 的 Mack 說。“因此，光子數量越少，變化就越大，這就是所謂的光量子散射噪聲。”

基本上，193nm光刻掃描儀以更少的能量產生更多的光子。相比之下，EUV產生的光子更少，這意味著該過程中存在更大的統計變化概率。

在另一個例子中，假設一個芯片有許多微小的立方體區域。“然后，您會看到該立方體中有多少光刻膠光敏部分的分子，以及該立方體中吸收了多少光子，”麥克說。

理想情況下，光子將均勻地分散和被吸收在每個立方體區域中，但實際情況并非如此，假設48個EUV光子可能會被一個立方體吸收。在下一個立方體中，可能會變成36個光子被吸收，這是一個隨機變化。

更加復雜的是，每個節點的特征尺寸都較小。因此，您有一個更小的立方體區域，且光子的數量更少，這意味著更高的隨機概率。

那么這一切在晶圓廠中是如何進行的呢？前文所述，芯片制造商使用單一圖案化方法在 7nm 處插入 EUV。在單次圖案化中，您將特征圖案放在一個掩模上，然后使用單次光刻曝光將它們打印在晶圓上。最初，芯片制造商希望使用劑量為 20 mJ/cm2 的EUV 抗蝕劑。

“劑量是光刻膠在光刻曝光系統曝光時所承受的能量（每單位面積），”麥克解釋說。

在較低劑量 (20mJ/cm2) 下，芯片制造商可以以高吞吐量打印精細特征。但是較低的劑量也意味著更少的光子，以及更高的隨機概率。

因此，芯片制造商在 7nm 處使用更高的劑量，大約為 40mJ/cm2及以上，但也有一些權衡。更高的劑量會轉化為更多的光子，但掃描儀的吞吐量會受到影響。

同時，在 7nm 處，EUV 單次圖案化用于打印間距從38nm到36nm特征圖案。但是單圖案EUV在 32nm 到 30nm 間距達到了它的極限。

超過 30nm 間距，則需要 EUV 雙圖案化，這屬于5nm和3nm節點。雙圖案 EUV需要將芯片圖案分成兩個掩模，然后將每一層打印為單獨的層。

EUV 雙重圖案化更昂貴，因為該過程中有更多步驟。另一方面，您可以使用更高的劑量打印更大的特征，從而減少隨機效應。

“隨機性仍然是一個問題，但 EUV 雙重模式緩解了其中的一些擔憂，”Lam的Wise說。“EUV 雙圖案化雖然成本更高，但其優勢在于使 EUV 能夠以更易于管理的間距運行。例如，如果您想打印 30nm 間距線，則可以使用直接打印來完成。但是隨機性是一個重大挑戰，因為隨機性中最重要的因素是CD或正在打印的特征的大小。通過打印更大的尺寸，您基本上可以在給定的特征中捕獲更多的光子，并且隨機性得到改善。因此，您的權衡是在 EUV 雙重圖案的成本與隨機性改進之間進行權衡。”

預測和定位EUV缺陷的N種方法

如今，芯片制造商正在研發5nm光刻機，也可以用在3nm以及更高級節點的芯片制造。“原則上，間距越小，隨機性越大，解決這些問題的挑戰性也越大，”Imec高級光刻項目主管Kurt Ronse說。

另一方面，業界已經改進了EUV抗蝕劑和工藝。“從7nm到5nm到3nm的時間范圍內，我們建立更好的理解和材料可用性，意味著5nm和3nm的缺陷正在下降，從而同提高量產水平，”Ronse說。

盡管如此，定位和預測芯片中隨機效應引起的缺陷仍然是必不可少的，在晶圓廠中，有許多方法可以定位這些缺陷，包括光學檢測、電子束技術和電氣測試，還有各種軟件工具。

多年來，芯片制造商一直依靠兩種設備——電子束和光學檢測系統——來發現芯片中的缺陷。光學檢測系統是晶圓廠的助力工具，在操作中，晶圓片被插入監測系統中，光源產生照亮晶圓片的強光，收集光并數字化圖像。該系統拍攝裸片時，將其與沒有缺陷的芯片進行比較。

光學檢測系統不僅用于發現常見的物理缺陷，還用于定位EUV隨機引起的缺陷，與其他技術相比有幾個優點。

“隨著生產實施和抗蝕能力的提高，隨機引起的缺陷率得到顯著改善，但它仍然存在。”KLA過程控制解決方案主管Andrew Cross說：“隨機效應引起的缺陷，無論圖案類型如何都可能發生。我們看到傳統的CD和較新的熱點電子束計量都無法在如此低的缺陷密度范圍內單獨標記這些缺陷。這推動了對大面積和高覆蓋率檢測的需求，并具有捕捉關鍵圖案缺陷的敏感性——光學檢測系統支持的要求，特別是寬帶等離子光學檢測。”

隨機效應的本質是隨機，往往以最高頻率影響弱模式。“因此，需要有效的進程窗口發現是至關重要的，”Cross說：“進程窗口通常能夠識別在焦點和劑量方面最薄弱的結構，由于一個特定結構通常在一個設計中重復數千或數萬次，因此預測哪個可能由于設計本身、掩膜或其他工藝交互而失敗，跨芯片或跨晶圓，同樣需要高覆蓋率的光學檢測技術。

隨機性通常發生在系統學單獨定義的過程窗口內，電子束或光學監測都可以提供有效的解決方案，具體取決于隨機性的水平及其對特定設計的影響。在這個發現過程中，我們可以嘗試區分隨機性和純系統缺陷。系統性通常影響設計結構中的同一點，例如，特定的角點或線端。隨機變量影響最普遍的弱結構，但它們不會影響設計結構鐘的同一點。準確的基于設計的分塊有助于區分隨機性和系統性。”

除了隨機性的檢查和經驗發現之外，模擬還可以成為預測隨機性的關鍵推動因素。“至于通過模擬預測隨機性，有效且準確的模型是最大的挑戰。基于模型的全芯片隨機缺陷率預測可能是一種有效的策略，這取決于準確性和速度。這里的挑戰是保持基于物理模型的準確性，并具有足夠的吞吐量來覆蓋設備，”Cross 說。

光學檢測也有一些優勢。“光學檢測的優勢在于它可以在短時間內掃描完整的晶圓。通過這種方式，可以測量每平方厘米的缺陷數，因此芯片制造商可以估算其芯片的良率，”Imec的Ronse說。“光學檢測的分辨率可能不足以捕捉最小的缺陷，尋找換行符是一項挑戰。”

同時，還有其他方法可以發現芯片中隨機效應引起的缺陷，即使用電子束技術的工具，例如 CD-SEM 和大規模CD計量。

一些供應商已經開發了大量的CD計量工具。基本上，該工具是具有計量功能的增強型電子束檢測系統，它們使用戶能夠在更大的視野中發現缺陷。

在電子束檢測中，晶圓片被裝入系統，該系統發出電子束，與被掃描材料中的電子相互作用。這會發送回映射的信號。電子束檢測具有比光學更好的分辨率，但速度較慢。

晶圓廠設備供應商 Tasmit 是最新一家開發大規模CD計量系統的公司。Tasmit的新工具通過三個步驟識別EUV工藝中的缺陷。

首先，將工具設置為SEM模式；然后，它執行檢查和計量功能以從晶圓片收集缺陷和CD數據；最后，進行大規模檢查和場內CD計量步驟。

使用16μm檢查模式，可實現2.6 hr/mm2 的吞吐量。“我們已經在 32 納米線或間距圖案上顯示了平均CD和斷裂類型缺陷率之間的高度線性相關性。此外，預計缺陷率低至0.89個缺陷/ mm2，”來自Tasmit的 Seulki Kang 在一篇論文中說。Imec 為這項工作做出了貢獻。

還有其他方法。在最近的一篇論文中，ASML描述了一種新的物理隨機邊緣放置誤差(SEPE) 模型的開發，這與其電子束檢測工具一起用于定位缺陷。

SEPE模型包含多個影響輪廓不確定性的因素，包括光信號分布、光子和光酸化學動力學、抗蝕劑分布和工藝窗口。

使用這個模型，光刻模擬在整個芯片設計中運行。然后，生成隨機變化模型。“根據模擬的 SEPE，計算每個關鍵切割線位置的失效概率。每個模式組的失敗概率定義為總體和缺陷概率的乘積。模式失效概率用于通過對缺陷嚴重性進行排序來識別頂級熱點，”來自 ASML 的 ChangAn Wang 在最近的一篇論文中說。“然后，頂部熱點的位置用于指導檢測工具查找晶圓上的缺陷并驗證故障概率預測。”

與此同時，多年來，臨界尺寸掃描電子顯微鏡 (CD-SEM) 一直是晶圓廠的主要計量工具。CD-SEM 還用于測量芯片中的 LER。

CD-SEM 的工作方式類似于電子束工具，可以有許多應用。但是對于 LER 測量，CD-SEM 有時容易在結果上出現錯誤偏差。

最近，Fractilia 推出了一種軟件工具來克服這些測量 LER 的問題，該工具稱為 MetroLER，可與來自不同供應商的 CD-SEM 協同工作。

Fractilia 的技術分離了由偏差引起的 CD-SEM 錯誤。然后，它使用稱為功率譜密度 (PSD) 的技術預測粗糙度的影響。“PSD 是一種數學技術，用于統計表征粗糙邊緣，”Fractilia 的 Mack 解釋說。

Fractilia現在正在解決另一個圖案化挑戰——接觸孔。在最近的一篇論文中，Fractilia和 Imec描述了使用 MetroLER 分析接觸孔的自動化方法的開發。

在一項研究中，研究人員分析了間距從 46nm到 56nm的孔。“使用MetroLER實現了自動化分解步驟的目標，從而減少了花費的時間和出錯的可能性，”Imec的研究員Joren Severi 說。

同時，還有另一種尋找隨機缺陷的解決方案——電氣測試。為此，您可以在結構上圖案化接觸，然后對結構進行電氣測試。

“這些是常規的在線電氣測試，如果某些線路斷線或橋接，測得的電阻會表明存在故障。可以大面積覆蓋，測量速度非常快，”Imec的Ronse說。

結論

EUV很重要，它使行業能夠在下一個節點對設備進行模式化。但是，有時EUV會出現缺陷和故障。因此，從一開始就采取預防措施很重要。

雷鋒網編譯，原文作者Mark LaPedus。雷鋒網雷鋒網

原文鏈接：https://semiengineering.com/finding-predicting-euv-stochastic-defects/

類似于著名的生理學家伊萬·巴甫洛夫（Ivan Pavlov）將使狗與食物關聯起來，美國西北大學（Northwestern University）和香港大學的研究人員成功地使光線和壓力的反應形成關聯。

這項研究在4月30日發表在《自然通訊》（Nature Communications）雜志。

該設備的秘密在于其新穎的有機電化學“突觸晶體管”，該晶體管可以像人的大腦一樣同時處理和存儲信息。研究人員證明，該晶體管可以模仿人類大腦中突觸的短期和長期可塑性，并隨著時間的推移而學習。

新型晶體管和電路具有類似大腦的能力，可以克服傳統計算的局限性，包括兼顧能耗和性能，以及多任務執行的能力。這種類似大腦的設備還具有更高的容錯能力，即使某些組件出現故障，也可以繼續平穩運行。

 “盡管現代計算機非常出色，但人腦在某些復雜的，非結構化的任務（例如模式識別、運動控制和多傳感器集成）中可以輕松勝過計算機。”Northwestern的資深作者喬納森·里夫奈（Jonathan Rivnay）表示： “這要歸功于突觸的可塑性，它是大腦計算能力的基本組成部分。這些突觸使大腦能夠以高度并行，容錯和節能的方式工作。在我們的工作中，我們證明了模仿生物突觸關鍵功能的有機塑料晶體管。”

Rivnay是西北麥考密克工程學院的生物醫學工程助理教授，他與香港大學機械工程學副教授Paddy Chan共同領導了這項研究。Rivnay小組的博士后研究員Xudong Ji是該論文的第一作者。

現有計算系統的問題

常規的數字計算系統具有獨立的處理和存儲單元，從而導致數據密集型任務消耗大量能量。受人腦中組合的計算和存儲過程的啟發，研究人員近年來尋求開發出更像人腦那樣運行的計算機，并配備了功能類似于神經元網絡的設備。

 “我們當前的計算機系統的工作方式是將內存和邏輯物理分開。”Ji說： “執行計算需要將該信息發送到存儲單元，然后，每當您要檢索該信息時，都必須對其進行調用。如果能夠將這兩個單獨的功能結合在一起，則可以節省空間并節省能源成本。”

通過將單個突觸晶體管連接到神經形態電路中，研究人員證明了它們的設備可以模擬聯想學習。來源：西北大學

當前，記憶電阻器或“憶阻器”是最先進的技術，可以執行組合的處理和記憶功能的器件，但憶阻器的開關成本高昂且生物相容性較差。這些缺點導致研究人員找到了突觸晶體管，特別是有機電化學突觸晶體管，該晶體管以低電壓，連續可調的存儲方式運行，并且對生物學應用具有高度的兼容性。盡管如此，挑戰仍然存在。

Rivnay說：“即使是高性能的有機電化學突觸晶體管，也要求將寫操作與讀操作分離。因此，如果要保留內存，則必須將其與寫過程斷開連接，這會使集成到電路或系統中的問題進一步復雜化。”

突觸晶體管如何工作？

為了克服這些挑戰，西北大學和香港大學團隊在有機電化學晶體管中優化了一種導電塑料材料，可以捕獲離子。在大腦中，突觸是一種結構，神經元可以使用稱為神經遞質的小分子，通過該結構將信號傳輸到另一個神經元。在突觸晶體管中，離子的行為類似于神經遞質，在末端之間發送信號以形成人工突觸。通過保留捕獲離子的存儲數據，晶體管可以記住以前的活動，從而可以長期保持可塑性。

研究人員通過將單個突觸晶體管連接到神經形態電路中以模擬聯想學習，展示了其設備的突觸行為。他們將壓力和光傳感器集成到電路中，并訓練電路將兩個不相關的物理輸入（壓力和光）彼此關聯。

聯想學習中最著名的例子也許是巴甫洛夫的狗，它在遇到食物時會自然流口水。在對狗進行訓練使鈴鐺與食物相關聯之后，當狗聽到鈴鐺的聲音時也開始流口水。對于神經形態電路，研究人員通過用手指按壓施加壓力來激活電路。為了調節電路使光與壓力相關聯，研究人員首先對LED燈泡施加了脈沖光，然后立即施加了壓力。在這種情況下，壓力是食物，光是鈴聲，設備的相應傳感器檢測到兩個輸入。

經過一個訓練周期后，電路在光和壓力之間建立了初始連接。經過五個訓練周期后，電路將光與壓力顯著關聯。光單獨能夠觸發信號或“無條件響應”。

未來的應用

由于突觸電路是由柔軟的聚合物（例如塑料）制成的，因此可以很容易地在柔性電路板上制成，并且可以輕松地與活組織甚至大腦連接的設備集成，也可以集成到柔軟的可穿戴的電子設備，智能機器人和可植入設備中。

“雖然我們的成果是概念證明，但我們提出的電路可以進一步擴展，以包括更多的感官輸入，并與其他電子設備集成在一起，以實現低功耗計算。” Rivnay說，“由于它與生物兼容，因此該設備可以直接與活組織接觸，這對于下一代生物電子學至關重要。”雷鋒網

雷鋒網編譯，原文鏈接：https://techxplore.com/news/2021-04-brain-like-device-simulates-human.html 雷鋒網